
Cette section traite du sous-système de données du LEM (tel que trouvé dans le manuel du LEM), c'est à dire le système qui permet de collecter les informations du LEM, et de les formatter dans un train d'informations digitales (DATA Pmodule de commande) qui est ensuite transmis vers le module de commande ou la terre, et également enregistré.
|

J'ouvre d'abord le bal avec les convertisseurs de résistance vers courant continu.

Ils disent que la sortie est linéaire avec les changements de température et change suivant la table suivante.
Si je calcule la variation de résistance pour une variation de température d'un degré, je trouve les valeurs suivantes pour les cinq premières entrées de la table:
3,07, 3,06, 3,05, 3,12, et 3,12 ohms par degré; la différence entre ces valeurs est de moins de 0,1 ohm.
Mais, pour la dernière entrée de la table, je trouve 4,46 ohm/degré, ce qui fait presque une différence de 1,5 avec les valeurs précédentes, ce qui est vraiment beaucoup, considérant que les valeurs précédentes étaient beaucoup plus proches les unes des autres.
Alors, pourquoi tant de différence pour la dernière valeur?
|

Dans ce multiplexeur analogique, ils disent qu'un signal de ligne est changé par un front montant de commande de ligne provenant du programmeur; cela veut dire que le signal de ligne est mis à l'état haut lorsque la commande de ligne du programmeur est activée, et reste haut lorsque cette commande est désactivée; alors ma question est: Qu'est ce qui fait repasser à l'état bas le signal de ligne si la commande du programmeur peut seulement le mettre à l'état haut?
Et c'est la même chose pour le signal de colonne.
|

Ce schéma montre des portes analogiques de haut niveau qui permettent la sélection des entrées suivant les valeurs de la matrice de commande (ligne/colonne).
Les sorties(PAM) sont validées lorsque les ligne(s)/colonne(s) correspondantes sont activées, et inhibées sinon.

Nous voyons d'abord sur le bloc A qu'une entrée de contrôle d'un HLAG est un ET de cinq colonnes de la matrice de commande.
Il n'était pas nécessaire de faire un ET de tant de colonnes; si les colonnes A1 et A2 ont aussi un autre usage, les colonnes A3, A4 et A5 ne sont utilisées que dans cette porte ET, et sont donc redondantes.
Nous avons ici une redondance d'entrées.

Et, sur le bloc B, nous voyons que les colonnes B1, B2 et B3 sont utilisées comme sorties à utiliser comme entrées de colonne d'une autre carte, mais un ET de ces colonnes est aussi destiné à être une entrée de colonne pour cette carte; ceci est inutile, car le ET de ces colonnes n'apporte pas d'information nouvelle relativement à ces colonnes.
Nous avons ici une redondance de sorties.
|

Dans le premier bloc, il y a deux HLAGs (High-Level analog gate = porte analogique de haut niveau) que j'ai cerclés.
Chaque HLAG a:
. Une entrée
. Un sortie
. Et deux entrées de contrôle (Ligne/Colonne) qui soit autorisent la sortie à recopier l'entrée ou la dévalident.

Voyons maintenant les connexions des HLAGs:
Le HLAG du bas:
- a une entrée (Input A1, venant du SCEA) que j'ai colorée en vert.
- a une entrée de contrôle de ligne (Row A) que j'ai colorée en orange.
- a une entrée de contrôle de colonne (Column A1) que j'ai colorée en rouge.
- et a une sortie que j'ai colorée en rose, et qui est l'entrée du HLAG du haut.
Le HLAG du haut:
- a une entrée qui est la sortie du HLAG du bas.
- A une entrée de contrôle de ligne (Row A) que j'ai colorée en orange.
- a une entrée de contrôle de colonne qui est un ET des colonnes A1,A2,A3,A4 et A5 de la matrice de commande.
- Et finalement a une sortie qui est la sortie finale du bloc, c'est à dire la première sortie PAM.
Voyons maintenant pourquoi cela n'a pas de sens:
Pour que la sortie du HLAG du haut soit validée, son entrée de colonne doit être activée; mais cette entrée de colonne est un ET des colonnes A1,A2,A3,A4 et A5, et sera seulement activée si toutes ces colonnes sont activées; en particulier, si A1 n'est pas activé, l'entrée de contrôle du HLAG du haut ne sera pas activée, la sortie de ce HLAG sera désactivée.
Donc, pour que le HLAG du haut soit validé, la ligne A et la colonne A1 (en même temps que les colonnes A2,A3,A4 et A5) doivent être activées, mais, si la ligne A et la colonne A1 sont activées, alors le HLAG du bas est aussi activé.
Le HLAG du bas est donc complétement inutile, l'entrée de ce circuit pourrait être directement connectée à l'entrée du HLAG du haut, cela aurait donné exactement le même résultat!
|

Le bloc B a trois HLAG que j'ai cerclés.

Le premier HAG (celui du dessus):
- a une entrée (Input B1, venant du SCEA) que j'ai colorée en vert.
- a une entrée de contrôle de ligne (Row B) que j'ai colorée en orange.
- a une entrée de contrôle de colonne (colonne B1) que j'ai colorée en rouge.
- a une sortie que j'ai colorée en bleu.

Le second HLAG (celui du milieu):
- a une entrée (Input B2) que j'ai colorée en vert.
- a une entrée de contrôle de ligne (Row B) que j'ai colorée en orange.
- a une entrée de contrôle de colonne (Column B2) que j'ai colorée en rouge.
- a une sortie que j'ai colorée en bleu.

Le troisième HLAG (celui du dessous):
- a une entrée de contrôle de ligne (Row B) que j'ai colorée en orange.
- a une entrée de contrôle de colonne (Column B3) que l'ai colorée en rouge.
- a une sortie que j'ai colorée en bleu et qui est commune aux sorties des deux autres HLAG!!.
- Donc, la quatrième connexion ne peut être que l'entrée du HLAG, il n'y a pas d'autre possibilité!
Mais cette entrée n'est pas indiquée en tant qu'entrée comme elle le devrait, elle est indiquée en tant que sortie, et même comme la sortie du bloc, le second PAM!
C'est totalement incohérent!
|

Les sorties des portes analogiques de haut niveau vont vers les portes haute vitesse (High-Speed gates).
Les sorties des portes haute vitesse sont reliées ensemble pout être converties en digital.
Ceci suppose bien sûr que les entrées sont validées alternativement, cela ne marcherait pas si elles étaient validées en même temps.
Mais la question est: Quel est l'intérêt de ces portes haute vitesse, puisque les portes de haut niveau font déjà la sélection alternative des signaux?
La raison donnée est que ces portes coupent avec précision les sorties des portes analogiques de haut niveau qui auraient un léger temps de traine.
C'est en fait inutile, car les sorties PAM sont échantillonnées en chargeant un condensateur pendant 39 microsecondes, ce qui est suffisant pour absorber ce temps de traine.
|

la sortie analogique PAM est ensuite convertie en digital par un convertisseur analogique vers digital (ADC), dont le manuel du LEM donne le schéma suivant.

Un convertisseur analogique vers digital est un circuit qui permet de convertir un signal analogique (qui varie continument) en sa représentation binaire équivalente.
Ce circuit est utilisé dans les calculateurs hybrides dans lesquels un calculateur analogique (qui travaille avec des signaux analogiques) échange des informations avec un calculateur digital (qui travaille avec des informations binaires).
De même, il y a également un circuit (DAC) qui permet de convertir un mot binaire en son signal analogique équivalent.
Wikipedia donne le schéma suivant pour un ADC (Analog-To-Digital converter).
Ce circuit marche de la manière suivante:
Un compteur compte à partir d'une horloge d'entrée: les sorties binaires du compteur sont un mot digital qui monte progressivement de 0 à la valeur maximale du compteur (et qui représente la valeur maximale du signal analogique).
Les sorties du compteur sont des entrées pour un circuit (appelé Digital-To-Analog Conv sur le schéma de Wikipedia) qui permet de convertir les sorties courantes du compteur en un signal analogique équivalent.

Ce convertisseur est en fait un réseau de résistances de différentes valeurs.
Le bit de poids le plus fort est connecté à la résistance la plus faible, parce qu'il doit produire le courant le plus fort.
La résistance du bit suivant a une résistance de valeur double, et ainsi de suite: La résistance connectée à chaque bit a une valeur double de la résistance connectée au bit immédiatement supérieur.
Le bit de poids le plus faible est connecté à la résistance de la plus haute valeur, car il doit produire le courant le plus faible.
(Dans l'exemple montré, chaque valeur de résistance n'est pas exactement le double de la résistance précédente, à cause de la restriction des valeurs possibles de résistance).

L'entrée analogique à convertir et la sortie du réseau de résistances qui donne le signal analogique équivalent au compteur rentrent dans un comparateur qui les compare.
Tant que le signal analogique équivalent au compteur est en dessous de l'entrée analogique, le comparateur permet le comptage du compteur.
Lorsque le signal analogique équivalent au compteur atteint l'entrée analogique, la sortie du comparateur change et bloque le comptage du compteur (en forçant à zéro le porte ET à travers laquelle passe le signal d'horloge du compteur).
La sortie du comparateur signale à présent que le compteur détient une représentation binaire valide qui correspond à l'entrée analogique; la conversion est terminée.
Un signal permet de réinitialiser le compteur (pour le refaire compter à partir de zéro) et aussi autorise ou inhibe le comptage.

En fait la représentation de Wikipedia est simplifiée pour ne pas trop compliquer l'explication du circuit.
En réalité, les sorties du compteur sont verrouillées lorsque la sortie du comparateur change, de sorte que les sorties du verrouillage représentent constamment l'équivalent binaire de l'entrée analogique.
Sur ce nouveau schéma (que j'ai également trouvé sur Internet), lorsque la sortie du comparateur indique que le compteur n'a pas encore atteint l'entrée digitale, l'entrée de contrôle de comptage haut (Up) du compteur est activée et son entrée de contrôle de comptage bas (Down) est désactivée, ce qui signifie que le compteur compte vers le haut; lorsque le compteur atteint l'équivalent de l'entrée analogique, la sortie du comparateur change; Le changement du comparateur déclenche le verrouillage des sorties courantes du compteur, et les sorties verrouillées prennent alors les sorties du compteur qui représentent couramment la représentation binaire équivalente au signal analogique: L'entrée de comptage haut est désactivée, arrêtant le comptage vers le haut du compteur.
Inversement, si la sortie courante du compteur correspond à une valeur analogique supérieure à l'entrée analogique, la sortie du comparateur valide l'entrée de contrôle de comptage vers le bas du compteur et désactive l'entrée de comptage vers le haut, ce qui fait que le compteur compte maintenant vers le bas; lorsque la valeur du compteur atteint l'équivalent de l'entrée analogique, la sortie du comparateur change et les sorties courantes du compteur sont à nouveau verrouillées comme représentation binaire équivalente à l'entrée analogique.
Avec ce circuit amélioré:
- Les sorties du convertisseur représentent constamment la réprésentation binaire équivalente à l'entrée analogique.
- Le convertisseur suit très rapidement de petites variations du signal analogique, car il n'a pas à compter à partir de zéro à chaque fois, mais à partir de la valeur courante à la place.
Il y a un petit délai entre la valeur de l'entrée analogique courante et la valeur binaire convertie; mais, plus la fréquence de l'horloge du convertiseeur est élevée, et plus ce délai est faible.

Cette représentation simplifiée, avec seulement quatre bits, montre avec une entrée analogique qui est à moitié de sa valeur maximale, comment le compteur compte vers le haut jusqu'à la moitié de sa valeur maximale, et puis la sortie du comparateur change, verrouillant la valeur courante du compteur qui détient alors la représentation binaire correspondant à l'entrée analogique (et aussi réinitialise le compteur).
Ces explications ont été un peu longues, mais je pense nécessaires pour bien comprendre pourquoi le convertisseur qui est montré dans le manuel du LEM n'a pas de sens.

Il y a une autre manière de faire une conversion anlogique vers digital qui est appelée "Conversion par approximations successives".
Je montre sur ce schéma comment une conversion par approximations successives fonctionne.
Le bit de poids le plus fort du registre SA (de succession approximative) part de 1, avec les autres bits mis à zéro; cela réprésente en fait la moitié de la valeur maximale; puis, selon la valeur du comparateur, le bit de poids le plus fort est laissé à 1 (si la sortie du DAC dépasse l'entrée analogique) ou mis à 0 dans le cas opposé.
Puis, à l'impulsion d'horloge suivante, le bit de poids suivant est traité à son tour d'une manière analogue, et ainsi de suite jusqu'à atteindre le bit de poids le plus faible.
En huit pulsations d'horloge, le registre SA détient la représentation binaire équivalente de l'entrée analogique.
Ce type de convertisseur est plus efficace qu'un convertisseur utilisant exclusivement un compteur qui compte seulement vers le haut.
Toutefois, un convertisseur pouvant compter alternativement vesr le haut et vers le bas peut parfois être plus efficace dans le cas où l'entrée analogique a de faibles variations.

Avant de décrire comment marche le convertisseur AD à approximations successives, je vais d'abord avoir un mot à propos des circuits qu'il utilise.

Une bascule (flip-flop) est un circuit avec deux entrées et une sortie:
- Lorsque l'entrée "Set" (entrée de gauche) reçoit un front montant, la sortie de la bascule est forcée à 1.
- Lorsque l'entrée "Reset" (entrée de droite) reçoit un front montant, la sortie de la bascule est forcée à 0.
Hormis ces deux cas, la sortie de la bascule ne change pas.

Une porte ET est un circuit simple qui a deux entrées et une sortie, et la sortie est à 1 seulement si les deux entrées sont aussi à 1.
Dans tous les autres cas (i.e. les deux entrées sont à 0, ou seule une entrée est à 1), sa sortie sera à 0.

Une porte OU marche en sens inverse; Sa sortie est à 0 seulement si deux entrées sont à 0; dans tous les autres cas (i.e. les deux entrées sont à 1, ou seule une entrée est à 1); sa sortie sera à 1.

Un différentiateur est un circuit qui soustrait au signal qui rentre dans l'entrée '+' le signal qui rentre dans l'entrée '-'; le résultat de cette soustraction est sur sa sortie.
Conséquemment, la sortie du différentiateur sera une tension positive si la tension sur son entrée '+' est plus grande que la tension que son entrée '-', et une tension négative dans le cas inverse.

Il est facile de convertir la tension positive à 1 (ou 0) et la tension négative à 0 (ou 1).
Le différentiateur joue alors le rôle de comparateur de tensions et peut fournir une une information binaire qui permet de tester une tension relativement à l'autre.

Je vais faire une démonstration simplifiée de la manière dont le convertisseur AD fonctionne sur 4 bits.
Le différentiateur est simplifié de manière qu'il sorte directement un 1 si la conversion analogique de l'information binaire est plus grande que l'entrée analogique, et 0 dans le cas contraire. (i.e. plus petite ou égale).
Pour plus de clarté, je dessinerai les lignes à l'état haut (1) en vert, et les lignes à l'état bas (0) en rouge.

Dans le schèma que je montre, j'utiliserai la convention suivante:
Lorsque deux lignes se croisent, elles n'ont pas de contact électrique entre elles, à moins que je ne place un rond sur leur intersection.
Toutefois, si une ligne se termine sur une autre, je considérerai qu'il y a un contact entre les deux lignes sans qu'il soit besoin de placer un rond sur leur point commun.

Je vais faire une première démonstration avec une tension de 0,625V sur l'entrée analogique (V représentant la tension maximale).
Le générateur temporel déclenche initialement sa ligne la plus à gauche (il les déclenche successivement de la gauche vers la droite).
Cette ligne rentre dans l'entrée "Set" de la bascule la plus à gauche (qui correspond au bit de poids le plus fort de la conversion).
Conséquemment la sortie de cette bascule passe à 1.
Cette ligne rentre également dans les portes OU dont les sorties vont vers les entrées "Reset" des autres bascules; conséquemment ces portes OU produisent un 1 qui permet de forcer à 0 la sortie de ces bascules.
Après avoir déclenché cette ligne, le générateur temporel a forcé le premier bit de la conversion à 1 et les autres bits à 0, ce qui correspond à une tension de 0.5V sur la sortie du réseau de résistances.
Cette tension est moins grande que la tension de l'entrée analogique, et la sortie du comparateur est conséquemment à 0.

Puis le générateur temporel déclenche sa deuxième ligne (à partir de la gauche).
Cette ligne va à la première porte ET dont l'autre entrée provient du différentiateur; comme la sortie du différentiateur est couramment à 0, la sortie de cette porte ET est aussi à 0, ainsi que la sortie de la porte OU à laquelle elle est connectée, car la première ligne du générateur temporel est couramment à 0; donc l'entrée "Reset" de la première bascule reste à 0, et la sortie de la bascule n'est pas forcée à 0 et reste à 1.
La deuxième ligne du générateur temporel rentre aussi dans l'entrée "Set" de la deuxième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "1100" sur les bits convertis, ce qui correspond à une tension de 0,75V sur la sortie du réseau de résistances; cette tension est plus grande que l'entrée analogique, et conséquemment la sortie du différentiateur passe à 1.

Le générateur temporel déclenche à présent sa troisième ligne; cette ligne rentre dans la deuxième porte ET dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 1, la sortie de la porte ET passe à 1, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment la sortie de la deuxième bascule est forcée à 0 par l'action sur l'entrée Reset.
La troisième ligne du générateur temporel rentre également dans l'entrée Set de la troisième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "1010" sur les bits convertis, ce qui correspond à une tension de 0,625V, égale à l'entrée analogique.
La sortie du différentiateur passe à 0.

Le générateur temporel déclenche à présent sa quatrième ligne; cette ligne rentre dans la troisième porte ET dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 0, la sortie de la porte ET reste à 0, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment l'entrée Reset n'est pas activée, et la sortie de la troisième bascule reste à 1.
La quatrième ligne du générateur temporel rentre également quans la quatrième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "1011" sur les bits convertis, ce qui correspond à une tension de 0,6875V, plus grande que la tension de l'entrée analogique; conséquemment la sortie du différentiateur passe à 1.

Le générateur temporel déclenche à présent sa cinquième ligne; cette ligne rentre dans la quatrième porte ET, dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 1, la sortie de la porte ET passe à 1, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment la sortie de la quatrième bascule est forcée à 0 par l'action sur l'entrée Reset.

La conversion est à présent terminée, et les sorties des bascules détiennent la valeur convertie de l'entrée analogique, soit "1010".

Je vais faire une seconde démonstration avec une tension de 0,3125V sur l'entrée analogique.
Le générateur temporel déclenche initialement sa ligne la plus à gauche.
Cette ligne rentre dans l'entrée "Set" de la bascule la plus à gauche.
Conséquemment la sortie de cette bascule passe à 1.
Cette ligne rentre également dans les portes OU dont les sorties vont vers les entrées "Reset" des autres bascules; conséquemment ces portes OU produisent un 1 qui permet de forcer à 0 la sortie de ces bascules.
Après avoir déclenché cette ligne, la générateur temporel à forcé le premier bit de la conversion à 1 et les autres bits à 0, ce qui correspond à une tension de 0.5V sur la sortie du réseau de résistances.
Cette tension est plus grande que la tension de l'entrée analogique, et la sortie du comparateur est conséquemment à 1.

Puis le générateur temporel déclenche sa deuxième ligne (à partir de la gauche).
Cette ligne va à la première porte ET dont l'autre entrée provient du différentiateur; comme la sortie du différentiateur est couramment à 1, la sortie de cette porte ET passe à 1, ainsi que la sortie de la porte OU à laquelle elle est connectée.
Conséquemment l'entrée "Reset" de la première bascule est activée, et la sortie de la bascule est forcée à 0.
La deuxième ligne du générateur temporel rentre aussi dans l'entrée "Set" de la deuxième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "0100" sur les bits convertis, ce qui correspond à une tension de 0,25V sur la sortie du réseau de résistances; cette tension est plus petite que l'entrée analogique, et conséquemment la sortie du différentiateur passe à 0.

le générateur temporel déclenche à présent sa troisième ligne; cette ligne rentre dans la deuxième porte ET dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 0, la sortie de la porte ET reste à 0, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment la sortie de la deuxième bascule n'est pas forcée à 0 par l'action sur l'entre Reset et reste à 1.
La troisième ligne du générateur temporel rentre également dans l'entrée Set de la troisième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "0110" sur les bits convertis, ce qui correspond à une tension de 0,375V, plus grande que l'entrée analogique.
La sortie du différentiateur passe à 1.

Le générateur temporel déclenche à présent sa quatrième ligne; cette ligne rentre dans la troisième porte ET dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 1, la sortie de la porte ET passe à 1, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment la sortie de la troisième bascule est forcée à 0 par l'action sur l'entrée Reset.
La quatrième ligne du générateur temporel rentre également quans la quatrième bascule, forçant la sortie de celle-ci à 1.

Nous avons maintenant la configuration "0101" sur les bits convertis, ce qui correspond à une tension de 0,3125V, égale à la tension de l'entrée analogique; conséquemment la sortie du différentiateur passe à 0.

Le générateur temporel déclenche à présent sa cinquième ligne; cette ligne rentre dans la quatrième porte ET, dont l'autre entrée vient du différentiateur; comme la sortie du différentiateur est couramment à 0, la sortie de la porte ET reste à 0, ainsi que la sortie de la porte OU à laquelle elle est connectée; conséquemment la sortie de la quatrième bascule n'est pas forcée à 0 et reste à 1.

La conversion est à présent terminée, et les sorties des bascules détiennent la valeur convertie de l'entrée analogique, soit "0101".

Ces démonstrations ont permis de montrer comment le convertisseur AD d'Apollo est sensé fonctionner.

Alors, qu'est ce qui ne va pas avec ce convertisseur AD qui semble avoir tous les composants d'un convertisseur normal a approximations successives?

D'abord, il y a la sortie d'une porte OU qui est indiquée comme une entrée au lieu d'une sortie comme elle le devrait.

J'ai corrigé le sens de cette sortie sur ce schéma.

Puis il y a une sortie imaginaire (ou entrée?) qui est connectée à la sortie du réseau de résistances à travers une résistance; en fait cette sortie n'existe pas (et si c'était l'entrée +5V ou la terre, cela rendrait la sortie du réseau de résistances invalide).

J'ai supprimé cette résistance qui n'a pas de raison d'exister.

Nous avons maintenant une erreur plus embarrassante, une qui en fait a pour conséquence que le convertisseur ne peut fonctionner.
Au lieu d'être connectées au différentiateur comme deux entrées différentes, la sortie du réseau de résistances et l'entrée analogique à convertir sont directement connectées ensemble et rentrées comme une entrée simple dans le différentiateur, tandis que la seconde entrée du différentiateur n'est pas connectée du tout.
Cela n'a aucune chance de fonctionner; le differentiateur ne permettra pas de comparer la sortie du réseau de résistances avec l'entrée analogique à la manière dont il est connecté.

J'ai corrigé le convertisseur de manière à ce que la sortie du réseau de résistances aille vers une entrée du différentiateur, tandis que l'entrée analogique va vers son autre entrée.

Pourquoi cela ne peut-il fonctionner si l'entrée analogique à convertir et la sortie du DAC (réseau de résistances) sont directement connectées ensemble.
Sur ce schéma, je montre l'entrée analogique connectée au réseau de résistances à travers une résistance, tous deux étant connectés à la première entrée du différentiateur, et la seconde entrée du différentiateur est connectée à une tension de référence.
Plus la tension de l'entrée analogique est élevée, et plus basse la configuration des bits convertis pour faire que la première entrée du différentiateur concorde avec la tension de référence, et, inversement, plus basse la tension de l'entrée analogique, et plus élevée la configuration des bits convertis pour faire que la première entrée du différentiateur concorde avec la tension de référence.
Cette connexion ferait donc que les bits convertis seraient une sorte de complément de l'entrée analogique relativement à quelque tension de référence, et pas du tout la conversion de l'entrée analogique.
De toute manière, cela ne marche même pas ainsi, car la deuxième entrée du différentiateur n'est même pas connectée du tout.
Cela ne peut tout simplement pas fonctionner; la seule manière qui fonctionne est de connecter l'entrée analogique sur une entrée du différentiateur, et la sortie du réseau de résistances sur l'autre entrée.

Puis le générateur temporel envoie des pulses d'interrogation à la sortie du différentiateur; mais il n'a pas à faire cela, car seul le générateur temporel peut faire changer la sortie du différentiateur en déclenchant ses lignes; alors pourquoi le générateur temporel interrogerait-il périodiquement la sortie du différentiateur?

J'ai supprimé la ligne inutile provenant du générateur temporel qui envoie des pulses d'interrogation sans intérêt.

Finalement les sorties du convertisseur AD sont indiquées comme étant les sorties des portes ET.
Mais les véritables sorties du convertisseur AD ne sont pas les sorties de ces portes, mais les sorties des bascules.
les sorties des portes ET sont toutes à 0 à la fin de la conversion, car les lignes du générateur temporel sont couramment à 0.

J'ai corrigé le schéma pour montrer quelles sont les vraies sorties du convertisseur.
De toute manière cela ne change pas beaucoup, car les sorties des bascules ne détiennent pas un conversion valide, étant donnée la manière incorrecte dont le différentiateur est connecté, rendant la conversion impossible.
|

Ceci est le diagramme du programmeur.
Le programmeur est en quelque sorte l'orchestrateur; il organise l'orchestration du train d'informations, et contrôle la matrice de signaux (Lignes/Contrôles) qui permettent de sélectionner l'information qui est couramment sérialisée.

Les informations sont converties en digital et envoyées l'une après l'autre dans un train d'informations qui se suivent; et qui sont alternativement sélectionnées par le programmeur.
Ce train d'informations (DATA Pmodule de commande) est ensuite modulé et trasmis au module de commande ou la terre (MSFN).
Il peut également être enregistré (par le DSEA).
Il peut être sérialisé suivant deux taux différents: Un taux rapide, 51200 bits par seconde, et un taux lent, 1600 bits par seconde.
Vous pouvez voir qu'il y a une grande différence entre ces deux taux, car le premier est 32 fois plus rapide que le second!
Dans le mode normal (rapide), les trames sont organisées en sous-trames qui contiennent chacune 50 trames primaires.
Chaque trame primaire est constituée de 128 mots de 8 bits; les quatre premiers mots d'une trame primaire est un groupe de synchronisation.

Le quatrième mot du groupe de synchronisation est un identificateur de trame qui compte de 1 à 50.
Il vient d'un compteur, et il est également utilisé pour la sélection du multiplexeur digital de manière à envoyer dans la trame primaire l'information correspondante.
Le troisième mode contient le mode courant (le mode normal).
Et le deuxième mot est utilisé pour requérir le changement du mode normal (rapide) vers le mode réduit.

Chaque bit est envoyé en 1/51200=0,0000195 seconde.
Chaque mot (8 bits) est envoyé en 8/51200=0,000156 seconde.
Chaque trame primaire (128 mots) est envoyée en (128*8)/51200)=0,02 seconde (20 millisecondes)
Et chaque sous-trame est envoyée en (50*128*8)/51200=1 seconde
Une sous-trame est donc envoyée à chaque seconde en mode normal.

Vous pourriez penser que dans le mode réduit (lent), les sous-trames sont constituées de la même manière mais envoyées 32 fois plus lentement.
Pas du tout: Dans le mode réduit, une sous-trame contient seulement une trame primaire unique de 200 mots, et est aussi envoyée en une seconde.
La trame primaire contient également un groupe de synchronisation, mais le compteur du quatrième mot contient toujours 1, car il n'y a qu'une trame primaire; il n'est donc pas nécessaire, et aurait pu être utilisé pour envoyer de l'information à la place; il est également utilisé dans le cas d'un changement de taux, mais la requète de changement de taux d'envoi pourrait être faite dans un autre mot du groupe de synchronisation (le deuxième comme dans le mode normal).
On peut vraiment se demander comment cette trame primaire est fabriquée en mode réduit; en effet le multiplexeur digital utilise l'information de compteur qui est utilisée pour identifier les trames primaires en mode normal; alors comment s'opère la sérialisation en mode réduit???

Là où cela devient savoureux est quand ils décrivent la manière dont la transition du mode normal vers le mode réduit s'opère. Lorsque l'astronaute change le sélecteur de taux du mode normal vers le mode réduit, l'identificateur de mode réduit est inséré dans le second mot de la première trame primaire de la sous-trame (pour avertir le récepteur du changement de taux); le reste de la sous-trame est ensuite traité en mode normal, car le changement de taux peut seulement se faire au début d'une sous-trame; la sous-trame suivante est alors transmise en mode réduit.
Mais, il est possible que l'astronaute change le sélecteur après que le second mot de la première trame primaire soit passé, et il est donc trop tard pour l'insérer dans ce mot; dans ce cas, la sous-trame entière est traitée en mode normal, et, dans la sous-trame suivante, l'identificateur de taux réduit est inséré dans le second mot de la premiètre trame primaire de cette nouvelle sous-trame, et cette sous-trame est entièrement traitée en mode normal à nouveau; c'est seulement la sous-trame suivante qui est (enfin) traitée en mode réduit.
Ceci est parfaitement stupide!|/u]; en effet, puisque le groupe de synchronisation existe dans chaque trame primaire, l'identificateur de taux réduit peut être inséré dans le second mot de chaque trame primaire de la sous-trame (pour avertir le récepteur), de sorte que le changement de mode pourrait être fait dès la fin de la sous-trame courante, et la sous-trame suivante pourrait immédiatement être envoyée en mode réduit au lieu d'être encore envoyée en mode normal comme dans le processus qu'il décrivent.
|

De plus ce processus ne marche que si le récepteur est à l'écoute au moment du changement de taux.
S'il commence à écouter après le changement de taux, il ne sera pas averti du changement.
Il y a un moyen plus efficace pour détecter le changement de taux, et qui fonctionne à tout moment, même si le récepteur commence d'écouter après le changement de taux:
Puisqu'un pulse est 32 fois plus court dans le mode normal que dans le mode lent, le premier mot d'une trame primaire pourrait contenir une suite alternée de uns et zéros: Si le récepteur détecte un pulse qui est large de 19,5 microseconde, il sait alors que les données sont envoyées en mode normal, car cela ne peut arriver en mode réduit; et, si le récepteur ne détecte pas de pulse de cette durée dans un intervalle de 20 millisecondes (transmission d'une trame primaire en mode normal), le récepteur sait alors que les données sont transmises en mode réduit, car cela ne peut arriver en mode normal.

De toute façon, le fait d'avoir deux taux pour la transmission des données n'a pas de sens.
Si les données peuvent être transmises à 51200 bits/seconde, elles doivent toujours êtres transmises à cette vitesse.
Le mode lent transmet beaucoup moins d'information, et la manière dont les données sont sérialisées est très différente de la manière dont elles sont sérialisées en mode normal, et absolument pas claire (le multiplexage des portes digitales utilise les informations du mode normal).
La seule justification pour avoir un mode réduit est que le module de commande ne pourrait recevoir les données en mode lent, comme ils disent.
Mais, si la porteuse qui transporte les informations de données au module de commande a une fréquence (259,7 Mhz) qui est presque dix fois plus petite que la fréquence de la porteuse qui transporte les informations de données à la terre (2282,5 Mhz), elle est encore 5000 fois plus rapide que le mode de données normal, c'est à dire largement assez rapide pour transporter les informations de données dans ce mode.
De plus, le signal entre le LEM et le module de commande est très propre, car il n'y a pas de perturbation atmosphérique pour le polluer.
Il n'y a dont aucun empèchement physique pour transmettre les données en mode normal (51200 bits par seconde) depuis le LEM vers le module de commande.
La conclusion est que le mode lent n'a pas la moindre justification pour exister (et sur quelle base les astronautes changeraient-ils le sélecteur de taux?)
Je pense que le mode lent n'a été créé que pour donner aux ingénieurs de la NASA l'occasion d'imaginer une manière absurde de changer d'un mode vers l'autre.
|

Ce schéma, extrait du manuel du LEM, montre un multiplexeur digital de la circuiterie électronique du LEM.

Alors, comment marche ce multiplexeur?
Je le montre sur un étage de ce multiplexeur.
Lorsque la commande de l'étage du multiplexeur est activée, le courant passe à travers les résistances qui sont connectées à la commande.
Les autres extrêmités des résistances sont connectées aux bits de l'entrée correspondante.
Lorsqu'un bit du mot d'entrée est à 0, le courant peut passer à travers la diode sur la gauche, et il n'y a pas de courant allant vers la diode de droite; le bit de droite est aussi à zéro.

Inversement, lorsqu'un bit du mot d'entrée est à 1, le courant ne peut pas passer à travers la diode de gauche, et passe donc à travers la diode de droite à la place; le bit sur la droite est également à 1.

Donc, est-ce que les bits de l'entrée ne pourraient pas être directement connectés sur la droite, puisque les bits de droite recopient les bits du mot d'entrée lorsque la commande de l'étage est activée?
Non, parce que, lorsque la commande de l'étage n'est pas activée, il n'y a pas de courant passant à travers les résistances, et les bits sur la gauche ne peuvent pas passer sur la droite car ils sont bloqués par les diodes de gauche.
Lorsque la commande de l'étage n'est pas activée, les bits de l'entrée ne sont pas recopiés sur la droite.
En conséquence, la manière dont ce multiplexeur fonctionne devient évidente: Lorsque les bits de sortie du multiplexeur doivent recopier les bits d'un mot d'entrée, la commande de l'étage correspondant doit être activée, et toutes les commandes des autres étages doivent être désactivées.

Maintenant, les diodes de gauches sont absolument nécessaires: Si elles sont absentes, les bits du mot d'entrée peuvent passer à droite, même si la commande de l'étage est désactivée.
Il ne devient plus possible de sélectionner quel mot d'entrée doit être recopié sur la sortie du multiplexeur, et le multiplexeur se comporte comme un mélangeur au lieu d'un multiplexeur, et ce n'est pas son rôle.

Cette animation illustre la manière dont le multiplexeur fonctionne: Lorsque la première commande d'étage est activée, les bits de sortie du multiplexeur recopient le premier mot d'entrée, lorque la seconde commande d'étage est activée, les bits de sortie recopie le second mot d'entrée, et ainsi de suite...

Alors le multiplexeur qu'ils montrent est correct, et fonctionne comme un multiplexeur normal?
Non, en fait, car vous pouvez voir que, sauf pour le premier étage du multiplexeur, les autres étages n'ont pas de diodes sur la gauche: Comme je l'ai expliqué, sans ces diodes, le multiplexeur ne peut pas fonctionner normalement, et il n'est pas possible de sélectionner le mot d'entrée qui doit être recopié sur la sortie du multiplexeur.
Ce multiplexeur est anormal, et ne peut pas fonctionner.

J'ai rajouté les diodes manquantes sur le schèma, qui sont nécessaires pour que le multiplexeur marche normalement.
|

Après que les informations aient été converties en digital, elles doivent être sérialisées pour être insérées dans un train de bits.
Cette sérialisation utilise un registre à décalage de huit étages.
Cette sérialisation fonctionne de la manière suivante:
A chaque fois qu'une bascule (flip-flop) reçoit un pulse sur l'entrée de contrôle (marquée 'T'), elle charge sur sa sortie le bit qui est sur son entrée; et le bit qui est sur son entrée est la sortie de la bascule précédente dans le registre à décalage.
Donc, à chaque fois qu'il y a un pulse de décalage, les bits chargés vont successivement apparaître sur la sortie du registre à décalage et seront insérés dans le train de pulses.

Cette animation montre la manière dont le registre à décalage fonctionne: Les bits initialement chargés dans le registre à décalage apparaissent successivement sur la sortie du registre à décalage, le pulse de décalage permettant de passer au bit suivant à chaque fois.

Avant le décalage, les bits du mot de donnée doivent être chargés dans le registre à décalage, et après chaque suite de huit pulses de décalage, ils doivent être rechargés dans le registre à décalage, pour être décalés à nouveau.
Les bits du mot de données sont connectés aux entrées que j'ai cerclées de rouge sur le registre à décalage.
Mais, il y a un problème: Le fait que les bits de données sont connectés au registre à décalage ne suffit pas en lui-même pour les charger dans le registre à décalage; il doit également y avoir une commande pour les charger dans le registre à décalage, et, sur le schéma qui est montré, cette commande manque!

J'ai rajouté cette commande sur le schéma corrigé: Une commande de chargement parallèle est connectée à une entrée de contrôle de chargement qui existe dans tout registre à décalage normal, et qui sera activée après chaque suite de huit pulses de décalage afin de charger dans le registre à décalage les bits de données suivants devant être sérialisés.
Si les bits de données ne sont pas chargés avec une commande chargement parallèle, alors ce seront des zéros qui seront décalés, et le train de données sera plat!
|

Ils utilisent ce qu'ils appellent un "Decision network" (centre de décision).
Ce centre de décision reçoit deux entrées, venant de ce qu'ils appellent le "chemin primaire" (primary path) et le "chemin secondaire" (secondary path), a trois étages, et fournit trois sorties.
L'entrée du chemin primaire est connectée à chacun des triggers de Schmitt des étages à travers une résistance via les connexions que j'ai tracées en vert; l'entrée du chemin secondaire est connectée à chacun des triggers de Schmitt des étages à travers un couple résistance/condensateur via les connexions que j'ai tracèes en bleu.
Les entrées des trois triggers de Schmitt à l'intérieur du centre de décision reçoivent donc des signaux identiques, et leurs sorties sont également identiques.
Il y a donc clairement une tri-redondance, car les sorties du centre de décision produisent les mêmes signaux.
Quelle pourrait être la raison pour cette tri-redondance?
Dans le cas où l'un des trois triggers de Schmitt tomberait en panne, et que les deux autres continuent de fonctionner, le centre de décision pourrait continuer de fonctionner (Eventuellement, il pourrait peut-être continuer de fonctionner si deux des triggers de Schmitt tombaient en panne).

Mais ce n'est absolument pas la justification qu'ils donnent pour cette "tri-redondance" (comme ils l'appellent eux-mêmes): voici comment ils la justifient:
"Le circuit tri-redondant permet à l'oscillateur verrouillé en phase (cerclé de violet) de continuer à piloter le genérateur séquentiel si l'entrée primaire provenant du trigger de Schmitt D (barré avec une croix rouge) n'apparaît plus à l'entrée du centre de décision".
CECI EST TOTALEMENT ABSURDE!
Pourquoi?
Parce que, soit l'entrée venant du chemin primaire n'est pas necéssaire pour piloter le générateur séquentiel, et alors chaque sortie du centre de décision pourrait le piloter, ou bien cette entrée est nécessaire, et alors aucune des sorties du centre de décision ne sera capable de le piloter.
Le résultat serait exactement le même si le centre de décsion n'avait qu'un seul étage!
La tri-redondance du centre de décision n'a un sens que si l'un de ses éléments (Triggers de Schmitt) tombe en panne, pas si l'une de ses entrées (qui sont identiquement connectées aux trois étages dans le centre de décision) cesse de fonctionner!
|

Après le centre de décision, il y a plusieurs étages divisant successivement le signal de timing.
Comme ces étages sont identiques, je représente ici l'un d'eux.
Nous voyons que les compteurs sont répétés trois fois de manière à créer une tri-redondance (encore une fois!).

Chacune des portes ET auxquelles les compteurs sont connectés sont connectées à une porte OU.
Le but de cette tri-redondance est que, si deux des compteurs tombent en panne, le troisième qui fonctionne encore peut encore fournir le signal de timing sur la porte OU (cerclée d'orange); et la porte OU produira le signal de timing si elle reçoit le signal de timing sur l'une de ses entrées, même si les deux autres entrées sont forcées à zéro.
Par exemple, supposons que les deux compteurs que j'ai barrés avec une croix rouge tombent en panne.
Les sorties des portes ET auxquelles ils sont connectés (que j'ai cerclées de rouge) sont alors forcées à zéro.
Cependant, il y a encore un compteur qui fonctionne, de sorte que la porte ET à laquelle il est connecté (que j'ai cerclée de vert) devrait produire une sortie de compteur que la porte OU devrait aussi répercuter?

Non, en fait, car l'autre entrée de la porte à laquelle le compteur opérationnel est connecté vient d'un compteur défectueux (j'ai tracé la connexion en rouge); et ce compteur défectueux force également la sortie de cette porte ET à zéro.
Donc, finalement la porte OU reçoit trois signaux forcés à zéro, et produira également un signal nul.
Et la connexion est faite de telle sorte que, si n'importe quel couple des trois compteurs est défectueux, alors les sorties des trois portes ET sont forcées à zéro, et ce sera également le cas de la porte OU.
La tri-redondance est donc faite de manière absurde and ne joue pas son rôle normal de produire un signal de timing si deux des trois compteurs sont défecteux.
|

Le codage BCD (Binary coded digital) est un système qui convertit chaque digit d'un nombre décimal en sa représentation binaire équivalente sur 4 bits; les combinaisons des bits ne sont pas toutes utilisées, car un digit décimal va de 0 à 9, et 4 bits peuvent compter jusqu'à 15.

Ceci est un exemple de temps converti en une représentation BCD correspondant à 11 jours, 13 heures, 45 minutes, et 30 seconds.
Ils disent qu'ils envoient la durée courante de la mission en format BCD; comme la valeur maximale du digit des dizaines est 3 pour les jours (les jours vont de 0 à 39), que la valeur maximale du digit des dizaines est 2 pour les heures (les heures vont de 0 à 23), que la valeur maximale du digit des dizaines pour les minutes est 5 (les minutes vont de 0 à 59), et la valeur maximale du digit des dizaines pour les secondes est aussi 5 (les secondes vont aussi de 0 à 59), le nombre de bits nécessaire en format BCD est: 2+4+2+4+3+4+3+4=26 (les autres bits sont toujours nuls), et c'est exactement le nombre de bits de la durée de la mission qu'ils disent envoyer dans les données sérialisées; mais, s'ils avaient envoyé la durée de la mission comme un total de secondes directement en binaire, seulement 19 bits auraient été nécessaires, et cela aurait économisé 7 bits dans les données sérialisées (le récepteur peut parfaitement convertir l'information binaire en BCD pour l'affichage).
|

Ce schéma montre le diagramme du circuit des boutons poussoirs/lampes de l'alarme principale.

Les deux boutons poussoir que j'ai cerclés de rouge permettent d'éteindre les lampes K1, K2, et K3 (cerclées de rose).
Mais, ils doivent être simultanément pressés pour éteindre ces lampes.
Si seulement un bouton poussoir est pressé, les lampes ne s'éteindront pas.
Pourquoi est-il nécessaire de presser simultanément des deux boutons pour éteindre les lampes, quand un aurait suffit?
Quand la lampe K7 (cerclée d'orange) est allumée, ils disent que cela empèche les lampes K1, K2, et K3 (cerclées de rose) d'être éteintes; mais on peut se demander comment c'est possible, car la lampe K7 n'a pas d'action sur le reset des bascules qui commandent les lampes K1 à K3.
Je vais aussi parler du bloc des interrupteurs que j'ai cerclé de violet.

Le fait de mettre les interrupteurs K2B et K3B dans la position vers le haut a le même effet que mettre les interrupteurs K1A et K2A ou K3A sur la position vers le bas.
Le fait de mettre l'interrupteur K5B sur la position vers le haut a le même effet que mettre les interrupteurs K5B et K7A sur la position de gauche; et ils ont un effet seulement si les interrupteurs K5A et K6A sont tous deux sur la position de gauche.
Nous avons clairement ici une redondance sur la position des interrupteurs!
|

Il y a ensuite toute une partie sur la manière dont les lampes d'alarme sont allumées; elle est laborieuse à lire, et je n'ai pas essayé de trouver une incohérence dans toutes ces alarmes.
J'ai toutefois pu remarquer un certain nombre de choses sur celles-ci.
|

Ils disent que le voyant d'alarme du glycol s'allume soit si un niveau bas de refroidissement est détecté ou si la température excède une limite acceptable, mais le fait de placer l'interrupteur GLYCOL sur INST inhibe l'alarme et éteint le voyant.
Alors, quel est le problème.
Le problème est que, tant que l'interrupteur GLYCOL restera sur INST, le voyant d'alarme ne pourra pas s'allumer, et les astronautes ne pourront donc être avertis qu'il y a un problème avec le glycol.
Ce n'est pas un interrupteur qui devrait resetter l'alarme, mais un bouton poussoir.
Bien sûr, vous pourriez dire que l'astronaute n'a qu'à se souvenir qu'il doit rebasculer l'interrupteur après avoir éteint le voyant, mais il est possible qu'il oublie, et ce n'est donc pas sécurisé.
Avec un bouton poussoir, c'est sécurisé, car le contact du bouton poussoir sera automatiquement rompu lorsque l'astronaute cessera de le presser.
|

Ils disent d'abord que le voyant d'attention ECS s'allume si les deux pompes de GLYCOL marchent mal, et que le voyant d'attention ECS s'éteint quand la pression normale de refroidissement est restaurée.
Ils disent ensuite que, si le ventilateur numero 1 fonctionne mal, à la fois le voyant d'attention ECS et le voyant de ventilateur s'allument.
Il n'y a pas de problème avec le fait que le voyant d'attention ECS s'allume pour deux différentes raisons, mais il y en a une avec ce qui suit:
Si le sélecteur de ventilateur est mis sur 2, le ventilateur 2 est sélectionné, et à la fois le voyant d'attention ECS et le voyant de ventilateur s'éteignent.
Si nous les prenons au mot (ils n'ont pas dit que le voyant d'attention ECS s'éteindra s'il n'a pas une autre raison de rester allumé), cela signifie que le voyant d'attention ECS peut être forcé à s'éteindre même s'il y a un problème avec les deux pompes de glycol; dans ce cas de figure, les astronautes ne seront pas avertis qu'il y a un problème avec la pression de refroissement.
Cela n'est toutefois pas confirmé par le diagramme électronique.
|

Le voyant de panne de chauffage s'allume lorsqu'il y a un problème de température (hors bornes).
Ce voyant est commun à plusieurs éléments, de sorte que les astronautes ne savent pas quel élément a le problème de température.
De manière à le savoir, ils doivent tourner l'interrupteur TEMP (que j'ai cerclé de rouge) jusqu'à ce que le voyant d'éteigne: à ce moment, ils savent quel est l'élément qui a provoqué la panne.

C'est hilarant: Avec un afficheur sept-segments, les astronautes auraient pu directement lire le numéro de l'élément qui a le problème (0 pour pas d'élément en erreur, ou le numéro de l'élément de 1 à 7).
Les connexions que je montre ici (je les montre alternativement, sinon le diagramme serait surchargé) permettent d'afficher directement sur le 7 segment le numéro de l'erreur qui est couramment activée.
Il est vrai que, dans le cas où plusieurs erreurs arrivent en même temps, l'affichage devient incohérent, mais montre encore qu'il y a un problème (quand il n'y a pas de problème, tous les segments sont éteints).

Toutefois, s'il y a plusieurs problèmes en même temps, le voyant ne s'éteindra qu'après que le sélecteur a été mis sur la dernière position correspondant à un problème de température; il y a des donc des positions de l'interrupteur qui réinitialiseront une bascule qui correspond à une erreur de température, mais qui n'éteindront pas le voyant; cela veut dire qu'il peut y avoir des problèmes de température dont l'astronaute ne sera pas informé lorsque plusieurs problèmes arrivent en même temps.
Vous pouvez avoir les idées un peu confuses à ce propos, mais, avec une petite démonstration, je pense que cela deviendra clair.

Supposez que plusieurs problèmes de température se soient produits en même temps (ou presque).
Les premier, le troisième et le sixième signaux de température sont montés et ont positionné les bascules correspondantes (cerclées en rouge).
Si n'importe laquelle des bascules est positionnée, le voyant d'alarme s'allume.

L'astronaute voit le voyant d'alarme, et il sait donc qu'il y a un problème de température.
Pour savoir quel est l'élément qui a causé le problème, il place d'abord l'interrupteur sur la position 1; cette position correspond à un problème de température et la bascule correspondante est réinitialisée; toutefois, le voyant ne s'éteint pas car il y a encore deux autres bascules positionnées; conséquemment, l'astronaute pense à tort qu'il n'y a pas de problème avec ce signal de température, alors qu'il y en avait un de fait.

L'astronaute place ensuite le sélecteur sur la troisième position; cette position correspond également à un problème de température, et la bascule correspondante est réinitialisée; toutefois, le voyant reste allumé parce qu'il y a encore une autre bascule qui reste positionnée; conséquemment l'astronaute pense à nouveau à tort qu'il n'y avait pas de problème de température avec cet élément, alors qu'il y en avait bien un.

Finalement, l'astronaute place le sélecteur sur la sixième position; cette position correspond au dernier problème de température; la dernière bascule qui était encore positionnée est réinitialisée, et, puisqu'aucune bascule n'est plus positionnée, le voyant de température s'éteint à présent.
L'astronaute pense alors que c'était le seul élément qui a créé le problème de température et ne saura pas que deux autres éléments ont également créé un problème de température.
Donc, juste pour économiser quelques voyants, la sécurité du vaisseau est fortement compromise parce que l'astronaute n'est pas informé de tous les problèmes.
|

Ils disent ceci:
le TCA peut ne pas répondre à tous les signaux individuels de commande s'ils sont de courte durée (moins que 80 millisecondes).
Après 6 pulses sans réponse,le prochain pulse de commande (même si accompagné d'une réponse) valide le compteur et provoque l'allumage du voyant d'alarme du RCS TCA.
Cela signifie donc que le voyant d'alarme peut s'allumer alors qu'il y a finalement eu une réponse (sur le dernier pulse); le voyant serait allumé alors qu'il n'y a pas vraiment de motif puisque la réponse a fini par venir!
|

Ils disent que le voyant d'alarme ASC QTY s'allume quand la quantité de fuel ou d'oxydiseur restant dans les réservoirs de remontée ne suffit que pour approximativement 10 secondes d'allumage!
Il disent aussi que "le fait de couper le réacteur de remontée empèche une explosion possible due à l'épuisement de l'un ou l'autre carburant avant l'autre"; puisque cela apparaît si dangereux, est-ce que cela ne pourrait pas être fait automatiquement puisque cette détection est déjà automatique?; cela signifie que, si l'astronaute oublie de le faire, ou ne le fait pas assez rapidement lorsqu'il voit le voyant, il pourrait exploser! Amusant!
Ils disent aussi que: "Si possible, l'astronaute se preparera à utiliser le RCS (réacteurs latéraux) pour la poussée".
Et si ce n'est pas possible (une poussée importante est encore nécessaire pour la montée)?
Est ce que l'astronaute a alors pour instruction de faire une prière à la vierge Marie?
|

Ils disent que le voyant CES AC s'allume pour indiquer un accroissement or décroissement excessif de la fourniture de la ligne GN&CS 28 volts..., mais que le fait de mettre momentanément l'interrupteur GYROTEST sur POS RT ou POS LEFT éteint ce voyant!
Mais ce n'est pas le rôle de l'interrupteur GYROTEST d'éteindre ce voyant!
Supposez que les astronautes aient besoin de changer l'interrupteur GYROTEST et qu'ils n'aient pas remarqué l'allumage de ce voyant: Le voyant s'éteindra, et les astronautes n'auront jamais remarqué qu'il s'était allumé!
|

Ils disent que le voyant d'alarme ISS s'allume pour indiquer une panne dans le sous-système inertiel de la fourniture de puissance, l'accélérateur pendulaire d'intégration de pulses durant la poussée du réacteur principal, le gimbal servo, ou l'unité de couplage de données.
Ils disent que ce voyant s'éteint lorsque la panne est corrigée (ce qui est normal) mais aussi si l'interrupteur GUID CONT est mis sur AGS!
Cela veut dire que, lorsque le LEM est guidé avec l'AGS, il n'est pas possible d'être informé sur ces erreurs!
|

Ils disent que le voyant d'alarme RNDZ RDR s'allume lorsque qu'il n'y pas pas d'indication de radar ou si la donnée de vélocité n'est pas bonne.
Jusque là, pas de problème!
Mais ensuite ils disent que, lorsque le selecteur RENDEZVOUS RADAR est mis sur AUTO TRACK, un signal raze la bascule, et le voyant d'alarme RNDZ reste éteint même si une condition de donnée pas bonne existe couramment!
Là où cela devient particuliérement savoureux est quand ils disent que, si l'absence de signal radar et le signal de vélocité bonne sont envoyés au CWEA, une bascule est positionnée, et, si plus tard la condition de vélocité pas bonne se produit, alors le voyant d'alarme s'allume à cause de la bascule positionnée (et s'éteint lorsque le signal de donnée pas bonne disparaît).
C'est hilarant, parce que, si la condition de donnée pas bonne persiste après que le sélecteur RENDEZVOUS RADAR a été mis sur AUTO TRACK, et que la condition de donnée bonne ne se produit jamais, alors le voyant d'alarme ne s'allumera jamais, alors que la donnée n'est pas bonne!
C'est vraiment une logique étrange, une logique lunaire dirai-je!
|

Ceci est le diagramme du DSEA qui permet l'enregistrement d'informations.

Un interrupteur de mode, que j'ai cerclé en rouge, permet de déterminer la manière dont l'enregistrement est démarré et arrêté.
- Dans la position VOX, un circuit VOX (que j'ai cerclé d'orange) voit si la voix parle ou non; lorsque la voix parle, ce circuit autorise l'enregistrement, et, lorsque la voix est muette, ce circuit l'arrête.
- Dans la position PTT, l'enregistrement est autorisé seulement lorsque l'astronaute appuie sur un bouton-poussoir pour parler.
- Et, dans la position ICS/PTT, l'enregistrement est toujours validé, sauf lorsque l'interrupteur que j'ai cerclé de bleu est dans la position OFF.
Quand l'interrupteur ICS (que j'ai cerclé de rose) est sur la position ICS T/R, la voix est prise en compte pour l'enregistrement, et quand il est sur la position ICS T/R, la voix n'est pas validée pour l'enregistrement, ce qui veut dire qu'elle n'est pas enregistrée, même si l'enregistrement est actif.
Donc, lorsque l'interrupteur MODE est sur la position VOX, et l'interrupteur ICS sur la position ICS RCY, nous en venons à la situation paradoxale dans laquelle la voix démarre ou arrête l'enregistrement alors qu'elle n'est pas elle-même enregistrée!

Cela a t'il un sens?

Quatre informations différentes sont mélangées pour être enregistrées:
a) La première information à être enregistrée est la voix venant du bloc que j'ai cerclé en rouge, pourvu qu'elle ait été validée pour être enregistrée (en mettant l'interrupteur ICS sur la position ICS T/R).
b) La seconde information à être enregistrée est les données sérialisées venant du bloc que j'ai cerclé d'orange.
Avant d'être melangées avec la voix, les données produisent deux signaux différents d'encodage: Un bit de donnée à 1 produit un signal de 4,175 khz, et un bit de donnée à 0 produit un signal de 4,625 khz.

Si les données sont sérialisées au taux normal (51200 bits par seconde), alors un signal de 51,2 khz (plus de dix foix la fréquence des signaux qui représente les bits à 1 et 0 pour les données sérialisées) aurait une période qui rentre tout juste dans un bit de donnée; et le signal d'encodage doit avoir plusieurs cycles pour un bit de donnée; cela signifie que ce sont en fait plutôt des signaux d'une fréquence cent fois supérieure que les fréquence mentionnées qui devraient être utilisés pour encoder les bit des données sérialisées.

Maintenant, si les données sont enregistrées en mode réduit (1600 bits par seconde), alors les signaux d'encodage ont une fréquence suffisamment haute pour encoder les bits de donnée, car un bit de donnée représente plusieurs de leurs cycles, mais cela reste peu pratique: les bits à 1 et 0 des données ne devraient pas être encodés avec deux fréquences différentes, mais plutôt avec la même fréquence et deux amplitudes différentes; la porteuse des données pourrait ensuite être séparée de la voix par un filtre passe-haut, et ensuite la porteuse éliminée par un filtre passe-bas.

c) La troisième information qui est mélangée au signal enregistré vient du bloc que j'ai cerclé de bleu et est appelé "BIAS OSCILLATOR"; il "élimine la réponse non linéaire dans la restitution de voix et des données"; c'est hilarant, car si la voix et ni les données n'ont à avoir de réponse "linéaire".
d) La quatrième information veint d'un oscillateur de référence (cerclé de vert) qui fournit un signal constant de 5,2 kc "pour un usage subséquent dans le station de test du DSEA, les servoamplificateurs"; ce signal est absolument inutile et n'a pas de raison d'exister; il surcharge inutilement le signal d'enregistrement.
|
|